3 芯片ASIC设计流程

ASIC是专用集成电路的简称，是当今流行的一种根据特殊市场需求定制设计的芯片设计技术。ASIC设计流程包括前端设计和后端设计两个重要阶段，前端设计主要包括RTL代码的编写、仿真、综合以及静态时序分析，后端设计主要是把前端综合产生的门级网表实现成物理版图，并验证版图是否满足时序收敛http://www.szfpc.net/大电流电感和设计规则要求。本芯片基于ASIC设计流程，完成了架构设计、RTL coding、验证、综合、物理设计，并通过Encounter 生成了物理版图。

3.1 综合

综合是芯片设计的重要步骤，是连接前端设计和后端设计的重要桥梁。本设计采用中芯国际0.13 μm CMOS工艺库，利用综合工具Synopsys的DC把RTL代码综合成门级网表，门级网表是后端设计所需要的源文件。DC首先读入工艺库lib、SDC约束脚本等文件，然后进行综合优化生成门级网表。

3.2 MAC层逻辑设计

综合生成物理设计所需要的门级网表后，使用物理设计软件Encounter进行芯片后端设计。后端物理设计主要包括布图规划与布局、电源规划、插入时钟树、布线等。电源规划对于芯片后端设计至关重要，良好的电源规划可以为整块芯片提供一个均匀的供电网格。本芯片的局部电源网络如图5所示，VDD和VSS均匀地分布在芯片内部。

时钟是芯片设计的核心，一个好的时钟树决定了芯片时序收敛的难易程度和工作性能。布图规划与布局结束后即可进行时钟树（clock tree）插入，插入时钟树的目的是使芯片所有逻辑单元接收到的时钟信号时间一致，时序基本不存在偏差。芯片时钟树分布图如图6所示。

4 结论

无线传感器网络作为新一代智能无线网络，已经在智能家居、医疗、煤矿、国防等领域获得广泛应用。本文提出了基于IEEE 802.15.4协议的MAC层通信芯片的ASIC设计方案，本方案低功耗且功能完备，具有科研与应用双重价值。

参考文献

[1] Jian Qiang，Gong Zhenghu，Zhu Peidong，et al.Overview of MAC protocols in wireless networks[J].Journal of Software.2008，19(2)：389-401.

[2] HEIDEMANN J，ESTRIN D.An energy-efficient MAC protocol for wireless sensor networks[J].IEEE Info com，2002，3(6)：1567-1576.

[3] Zha电感器图形符号ng Ming，Wang Suoping.An novel energy-efficient MAC protocol based on collision aviodance for wireless sensor networks[C].Proceeding of the 2009 5th International Conference on Wireless Communications，2009，4.

[4] Jennifer Yick，Biswanath Mukherjee，Dipak Ghosal.Wireless sensor network survey[J].Computer Networks，2008(52)：2295-2298.

[5] Tong Jigang，Zhang Zhenxin，Chen Zengqiang，et al.Design of node with FPGA in the wireless sensor network[J].Chinese Journal of Sensors and Actuators，2009，22(3)：417-421.

[6] AKYILDIZ L F，WEILIAN S.A survey on sensor networks[J].IEEE Communications Magazine，2002，40(8)：102-114.

 2/2   首页 上一页 1 2