约束、时序分析的概念介绍
图7 tH示意图
定义的公式为: tH= Clock Delay – Data Delay + Micro tH
注:其中Micro tH是指寄存器内部的固有保持时间,同样是寄存器的一个固有参数,典型值小于1~2ns。
Clock-to-Output Delay(tco) 这个时间指的是当时钟有效沿变化后,将数据推倒同步时序路径的输出端的最小时间间隔。如下图所示:
图8 tco示意图
tco = Clock Delay + Micro tco + Data Delay
(注:其中 Micor tco也是一个寄存器的固有属性,指的是寄存器相应时钟有效沿,将数据送到输出端口的内部时间参数。它与Xilinx的时序定义中,有一个概念叫Tcko是同一个概念。)
Pin to Pin Delay (tpd) tpd指输入管脚通过纯组合逻辑到达输出管脚这段路径的延时,特别需要说明的是,要求输入到输出之间只有组合逻辑,才是tpd延时。
Slack是表示设计是否满足时序的一个称谓,正的slack表示满足时序(时序的余量),负的slack表示不满足时序(时序的欠缺量)。slack的定义和图形如下图所示。
图9 slack示意图
Slack = Required clock period – Actual clock period
Slack = Slack clock period – (Micro tCO+ Data Delay + Micro tSU)
Clock Skew指一个同源时钟到达两个不同的寄存器时钟端的时间偏移,如下图所示。
图10 clock skew示意图
大电流电感基于OID的物联网统一标识体系介绍 【物联网博览会 于2012年6月5日在北京展览馆隆重开幕。来自国家发改委、工信部、商务部、交通部、卫生部、住建部、科技部、财政部、铁道部、公安部、农业部、国家标准化管理委员会、广电总局等20多个部门
基于Wave Panel的HID设备通讯接口设计 4月08日 第三届·无线通信技术研讨会 立即报名 12月04日 2015•第二届中国IoT大会 精彩回顾 10月30日ETF•智能硬件开发技术培训会 精彩回顾 10月23日ETF•第三届 消费
CYT3000A这芯片的原理是什么?大家帮忙看看
它这芯片资料说明清道不明的,逐级导通是什么意思?关闭D1导通D2,然后关闭D2导通D3.....还是不关闭D1打开D2,不关闭D1D2打开D3....
实在想不明白这芯片为何