Σ-Δ模/数转换器(ADC)的工作原理
仍以上例为例，但将采样频率提高，采用过采样因子k，达到kFs(图2)。FFT分析结果表明噪底降低。SNR与之前相同，但噪声能量已经分散至较宽的频率范围。Σ-Δ转换器利用这一原理，在1位ADC之后增加了数字滤波器(图3)。由于大多数噪声被数字滤波器滤除，所以RMS噪声较低。这种方法使得Σ-Δ转换器以较低分辨率的ADC实现较宽动态范围。
图2. 多位ADC的FFT谱图，采样频率为kFS。
图3. 数字滤波对噪声带宽的作用
SNR改善仅仅受益于过采样和滤波吗？注意，1位ADC的SNR为7.78dB (6.02 + 1.76)。过采样因子每提高4，SNR增大6dB，每提高6dB则相当于增加1位。如果1位ADC的过采样为24倍，则达到4位的分辨率；那么为了实现16位的分辨率就必须采用过采样因子415，这很不现实。但是，Σ-Δ转换器利用噪声整形技术克服了这一限制，实现每4倍过采样得到的增益超过6dB。
噪声整形为理解噪声整形，我们首先看看一阶Σ-Δ调制器的方框图(图4)，其中包括差分放大器、积分器和比较器，以及包含1位DAC的反馈环路。(该DAC为简单开关，将差分放大器的负输入连接至正或负基准电压)。反馈DAC的目的是将积分器的平均输出维持在接近比较器的基准电平。
图4. Σ-Δ调制器方框图。
调制器输出端“1”的密度与输入信号成比例。输入增大时，比较器产生大量“1”；输入减小时则相反。通过对误差电压求和，积分器对于输入信号为低通滤波器，对于量化噪声为高通滤波器。所以，大多数量化噪声被搬移至较高频率(图5)。过采样不仅改变总噪声功率，而且改变了其分布。
大电流电感即有ARM又有DSP的芯片DSP跑什么操作系统如果做一个多核DSP的芯片，想在DSP也跑过小型的操作系统，能够协调多核间的通信，DSP的操作系统该如何选择，有没有没好的建议？新手求助，请各位大神帮帮忙，万分感谢。 file:///C:DOCUM
变压器原副边电感量怎么确定呢？已知变压器原边电压为40V，副边为4000V，那么仿真时它的原副边电感怎么确定呢？我目前也在做这个，隔离变压器怎么仿真？用带匝比的理想变压器模型，然后在初级并一个mH量级的电感（它等效
[稳压电源]LM2576T-15 输出负电压 不正常如图搭过三次换过一次器件输出都不正常输入电压直接拉低到3点几伏，负载从200欧到1K输入电流不变都是0.5A跪求各位大神什么原因（菜鸟没有分数给多担待）先试试正15V输出对不对?
在线客服1