射频集成电路的电源管理
频率合成器灵敏度
本文末尾的参考文献针对电源噪声如何影响集成PLL和VCO提供了非常有价值的信息。其原理适用于采用相同架构的其他设计，但不同的设计需要单独进行电源评估。例如，ADRF6820 VCO电源上的集成LDO比不采用集成LDO的PLL电源具有更强的噪声抑制能力。
ADRF6820电源域和功耗
要设计电源管理解决方案，首先要考察RFIC的电源域，以确定哪些RF模块由哪个域驱动、各个域的功耗、影响功耗的工作模式以及各个域的电源抑制性能。利用这些信息，可以收集到RFIC的灵敏度数据。
ADRF6820的每个主要功能模块都有自己的电源引脚。两个域由5 V电源供电。VPMX驱动混频器内核，VPRF驱动RF前端和输入开关。其他域由3.3 V电源供电。VPOS_DIG驱动一个集成LDO，后者输出2.5 V以驱动SPI接口、PLL的Σ-Δ调制器和频率合成器的FRAC/INT分压器。VPOS_PLL驱动PLL电路，包括参考输入频率（REFIN）、相位频率检测器（PFD）和电荷泵（CP）。VPOS_LO1和VPOS_LO2驱动LO路径，包括基带放大器和直流偏置基准电压源。VPOS_VCO驱动另一个集成LDO，后者输出2.8 V以驱动多核VCO。该LDO对降低对电源噪声的灵敏度十分重要。
ADRF6820可配置为多种工作模式。正常工作模式下，采用2850 MHz LO时，功耗小于1.5 mW。降低偏置电流会同时降低功耗和性能。增加混频器偏置电流会提高混频器内核的线性度并改善IIP3，但会降低噪声系数，增加功耗。如果噪声系数非常重要，可以降低混频器偏置电流，结果可减少混频器内核中的噪声并降低功耗。类似地，输出端的基带放大器对低阻抗输出负载具有可变电流驱动能力。低输出阻抗负载要求较高的电流驱动，功耗也更高。数据手册列出了一些数据表，其中展示了各种工作模式下的功耗。大电流电感
大联大推出四个产品线多种LED驱动方案
2013年8月27日，致力于亚太区市场的领先电子元器件分销商---大联大集团宣布，其旗下世平集团推出Fairchild , NXP , ON , TI 四个产品线LED驱动方案及多款 CREE LED & ER
cuk电路两电感的电压平均值为什么为零？cuk电路两电感的电压平均值为什么为零呢？我有点不能理解，用回路电压法推不出，能量守恒角度又想不通，求高人指点充电后，再放电，如果RS=0，平均值当然是0了，如果是直流，压降仅在电阻上。
＃优秀的学生，需要一套BOOST套件＃LM3478套件——器 目前，在学校里开设的电力电子实验中，斩波电路电路的实验主要还是原理性的验证实验，包含基本的结构：降压斩波电路、升压斩波电路、 升降压斩波电路、Cuk斩波电路、Sepic斩波
在线客服1